Coreboot 25.12 ขยายการรองรับฮาร์ดแวร์อย่างมีนัยสำคัญ รวมถึง AMD Turin, เมนบอร์ด Intel รุ่นใหม่ และแล็ปท็อป

  • ระบบย่อยที่สำคัญ เช่น SMMSTORE, กล้อง MIPI, CFR สำหรับการกำหนดค่าขณะทำงาน และแพลตฟอร์ม Qualcomm X1P42100 กำลังได้รับการปรับปรุงให้มีประสิทธิภาพยิ่งขึ้น
  • การปรับปรุง ACPI, APEI, commonlib และไดรเวอร์ต่างๆ ช่วยเพิ่มเสถียรภาพ การวินิจฉัยข้อผิดพลาด และความสอดคล้องของโค้ด
  • โครงการยังคงรักษาวงจรการออกเวอร์ชันใหม่ทุกไตรมาส โดยมีการอัปเดตและลงนามชุดเครื่องมือและโค้ดของผู้จำหน่ายโดยใช้ GPG
Pablinux

นาทีที่ 15

คอร์บูต 25.12

Coreboot ได้สร้างชื่อเสียงให้ตัวเองเป็นหนึ่งในโครงการเฟิร์มแวร์โอเพนซอร์สที่สำคัญที่สุดสำหรับผู้ที่ต้องการ บอกลา BIOS ที่เป็นกรรมสิทธิ์เฉพาะ และเพลิดเพลินไปกับประสบการณ์การบูตที่รวดเร็วและราบรื่นคอร์บูตเวอร์ชันใหม่ 25.12 เวอร์ชันนี้จะทยอยออกวางจำหน่ายทุกไตรมาสอย่างเสถียร และมาพร้อมกับการเปลี่ยนแปลงที่สำคัญทั้งในระดับการสนับสนุนฮาร์ดแวร์และโครงสร้างพื้นฐานภายใน โดยมุ่งเน้นไปที่ผู้ผลิตอุปกรณ์ดั้งเดิม (OEM) ผู้รวมระบบ และนักพัฒนาที่ต้องการรากฐานที่มั่นคงในการสร้างสรรค์สิ่งใหม่ๆ

ในเวอร์ชันนี้ได้มีการบูรณาการ มีการแก้ไขโค้ดมากกว่า 750 ครั้ง โดยมีผู้ร่วมพัฒนามากกว่าหนึ่งร้อยคนด้วยผู้พัฒนาใหม่จำนวนมากและเป้าหมายที่ชัดเจน ได้แก่ การขยายจำนวนแพลตฟอร์มที่รองรับ (โดยเฉพาะ Intel, AMD, Qualcomm และ MediaTek) การปรับปรุงการจัดการข้อผิดพลาดผ่าน ACPI และ APEI การเสริมความแข็งแกร่งในการจัดการกล้อง MIPI และพื้นที่จัดเก็บข้อมูล SMMSTORE และการปรับปรุงประสิทธิภาพและความเสถียรในรายละเอียดต่างๆ ทั่วทั้งระบบนิเวศอย่างต่อเนื่อง

คุณสมบัติใหม่ที่สำคัญของ coreboot เวอร์ชัน 25.12

โครงการประกาศเปิดตัว coreboot เวอร์ชัน 25.12 เวอร์ชันล่าสุดของสาขาเสถียรที่เผยแพร่ในเดือนธันวาคมภายในรอบไตรมาสสาขานี้มีจุดประสงค์หลักสำหรับผู้ผลิต (OEM/ODM) และองค์กรที่ต้องการฐานข้อมูลที่มีการเปลี่ยนแปลงน้อยกว่าสาขาหลัก อย่างไรก็ตาม นักพัฒนาเองก็แนะนำให้ผู้ที่คอมไพล์เฟิร์มแวร์เพื่อใช้งานเองใช้สาขาหลักโดยตรง ซึ่งมีการอัปเดตมากกว่าและได้รับการแก้ไขข้อบกพร่องอย่างต่อเนื่อง

ในบรรดาการเปลี่ยนแปลงทั่วโลก เวอร์ชันนี้เพิ่มสิ่งต่อไปนี้ มีการแก้ไขโค้ด 757 ครั้ง ผู้เขียน 106 คน และนักพัฒนาที่ร่วมให้ข้อมูลเป็นครั้งแรก 21 คนมีการเพิ่มโค้ดมากกว่า 62.000 บรรทัด และลบออกไปเกือบ 10.000 บรรทัด ทำให้มีจำนวนบรรทัดโค้ดเพิ่มขึ้นสุทธิมากกว่า 52.000 บรรทัด ซึ่งแสดงให้เห็นอย่างชัดเจนว่านี่ไม่ใช่การปรับปรุงเล็กน้อย แต่เป็นการก้าวกระโดดครั้งใหญ่ในด้านความสามารถและแพลตฟอร์ม

รองรับแพลตฟอร์มและโปรเซสเซอร์ใหม่ใน coreboot 25.12

หนึ่งในจุดแข็งที่สำคัญของ coreboot 25.12 คือการขยายการรองรับฮาร์ดแวร์ โดยให้ความสำคัญเป็นพิเศษกับ ระบบนิเวศของคอมพิวเตอร์เดสก์ท็อปและแล็ปท็อปสมัยใหม่ รวมถึงเซิร์ฟเวอร์และอุปกรณ์ ARMมีการเพิ่มเมนบอร์ดและชิปประมวลผล (SoC) รุ่นใหม่เข้ามา และมีการปรับปรุงรุ่นที่มีอยู่หลายรุ่นให้ดียิ่งขึ้น

การรองรับเบื้องต้นสำหรับ AMD EPYC 9005 “Turin”

ในส่วนของเซิร์ฟเวอร์ x86_64 นั้น coreboot 25.12 ได้นำเสนอคุณสมบัติใหม่ การสนับสนุนในระดับ "การพิสูจน์แนวคิด" สำหรับโปรเซสเซอร์ AMD EPYC 9005 ซึ่งมีชื่อรหัสว่า Turinนี่เป็นก้าวแรกที่ทำให้โปรเซสเซอร์เหล่านี้เข้าใกล้เฟิร์มแวร์แบบเปิดอย่างสมบูรณ์มากขึ้น โดยเดินตามเส้นทางที่เริ่มต้นไว้แล้วกับ EPYC Genoa

การสนับสนุนเบื้องต้นนี้เปิดโอกาสให้เกิดความเป็นไปได้ว่า ตามข้อตกลง openSIL พัฒนาจนพร้อมสำหรับการใช้งานจริงอย่างเสถียรแล้วทั้ง EPYC และโปรเซสเซอร์ Ryzen และ Zen 6 รุ่นต่อๆ ไป จะมีเมนบอร์ดที่รองรับเฟิร์มแวร์โอเพนซอร์สมากขึ้น ปัจจุบัน การสนับสนุนยังอยู่ในระดับพื้นฐาน แต่ก็ชี้ให้เห็นถึงทิศทางที่ชุมชนกำลังมุ่งไป ซึ่งจะช่วยให้เซิร์ฟเวอร์รุ่นต่อไปสามารถบูตด้วย Coreboot โดยไม่ต้องพึ่งพาเฟิร์มแวร์ที่ไม่โปร่งใส

เมนบอร์ดและอุปกรณ์ใหม่ที่รองรับใน coreboot 25.12

เวอร์ชันนี้ขยายขอบเขตออกไปอย่างมาก รายชื่อเมนบอร์ดและระบบที่ได้รับการสนับสนุนอย่างเป็นทางการตั้งแต่ฮาร์ดแวร์รุ่นคลาสสิกไปจนถึงแพลตฟอร์มรุ่นล่าสุด คุณสมบัติใหม่ประกอบด้วย:

  • ASRock Z77 Extreme4ออกแบบมาสำหรับโปรเซสเซอร์ Intel Core เจนเนอเรชั่นที่ 2 และ 3 เหมาะอย่างยิ่งสำหรับการนำฮาร์ดแวร์เก่ากลับมาใช้ใหม่ด้วยเฟิร์มแวร์ฟรี
  • ASUS PRIME H610I-PLUS D4เมนบอร์ด mini-ITX รุ่นใหม่ที่รองรับโปรเซสเซอร์ Intel Core เจนเนอเรชั่นที่ 13 และ 14 ซึ่งน่าสนใจมากสำหรับระบบขนาดกะทัดรัดในปัจจุบัน
  • Lenovo ThinkPad T470s และ T580 (sklkbl_thinkpad variant) เป็นแล็ปท็อปยอดนิยมสองรุ่นในสภาพแวดล้อมการทำงานระดับมืออาชีพ ซึ่งช่วยเสริมระบบนิเวศของแล็ปท็อปที่ใช้งานร่วมกันได้
  • ซีเมนส์ เอ็มซี อีเอชแอล6ซึ่งเป็นส่วนหนึ่งของตระกูล Siemens MC EHL ที่ออกแบบมาสำหรับงานอุตสาหกรรมซึ่งความน่าเชื่อถือของเฟิร์มแวร์มีความสำคัญอย่างยิ่ง
  • ยานรบสตาร์แล็บส์ (แอร์โรว์เลค 285H)แล็ปท็อปรุ่นนี้ออกแบบมาสำหรับผู้ใช้ที่มองหาอุปกรณ์ที่ใช้งานง่ายและมีเฟิร์มแวร์แบบเปิดตั้งแต่เริ่มต้น
  • Topton ADL TWL (X2E_N150)แพลตฟอร์มขนาดกะทัดรัดที่ใช้สถาปัตยกรรม Alder Lake ซึ่งพบได้ทั่วไปในมินิพีซีและระบบฝังตัว
  • อุปกรณ์ Google ChromeOS รุ่นต่างๆ: Fatcat (ทับทิม), Ocelot (kodkod, ocicat), Rauru (แซฟไฟร์), Skywalker (Dooku, Grogu)ซึ่งได้รับประโยชน์จากการปรับปรุงการตั้งค่าเฟิร์มแวร์และไดรเวอร์

นอกจากรายชื่อข้างต้นแล้ว ยังคงมีการไหลเข้ามาอย่างต่อเนื่องของ Chromebook รุ่นใหม่และเมนบอร์ดรุ่นเฉพาะบางรุ่นนี่เป็นคุณสมบัติทั่วไปใน Coreboot ทุกเวอร์ชัน ซึ่งตอกย้ำความสำคัญของมันในระบบนิเวศของแล็ปท็อปเพื่อการศึกษาและแล็ปท็อปน้ำหนักเบา

Qualcomm Snapdragon X1 Plus (X1P42100) และระบบนิเวศ ARM

ในสภาพแวดล้อม ARM64 นั้น coreboot เวอร์ชัน 25.12 ได้นำเสนอคุณสมบัติใหม่ การเปิดใช้งานครั้งแรกของแพลตฟอร์ม Qualcomm X1P42100 หรือที่รู้จักกันในชื่อ Snapdragon X1 Plusขั้นตอนนี้เป็นกุญแจสำคัญในการนำเฟิร์มแวร์แบบเปิดมาใช้กับชิป SoC ที่ออกแบบมาสำหรับแล็ปท็อป ARM และอุปกรณ์ที่เชื่อมต่ออินเทอร์เน็ตตลอดเวลา

การทำงานกับชิป SoC นี้ไม่ได้จำกัดอยู่แค่ "เริ่มใช้งานแล้วก็จบ" แต่ยังประกอบไปด้วยกระบวนการอื่นๆ อีกมากมาย การปรับปรุงที่สำคัญในด้านการดีบักและการจัดการหน่วยความจำซึ่งเราจะมาดูรายละเอียดเพิ่มเติมในหัวข้อเฉพาะ และจะเป็นรากฐานให้เหล่านักพัฒนาสามารถทำงานบนแพลตฟอร์มนี้ได้อย่างสะดวกสบายตลอดอายุการใช้งานของอุปกรณ์

การอัปเดตชิป SoC จาก Intel และ AMD

เทคโนโลยี coreboot ของ Intel เพิ่มการรองรับสำหรับ LPCAMM (Low Power Compression Attached Memory Module) บนแพลตฟอร์ม Panther Lakeโมดูลหน่วยความจำชนิดใหม่นี้ ออกแบบมาสำหรับแล็ปท็อปและอุปกรณ์ทรงบาง และต้องการโครงสร้างเฉพาะที่เฟิร์มแวร์ต้องทราบเพื่อตรวจจับและกำหนดค่าได้อย่างถูกต้อง

มีการเพิ่มโครงสร้างพื้นฐานเพื่ออธิบาย โครงสร้าง LPCAMM นอกจากนี้ยังได้เพิ่มการรองรับเบื้องต้นสำหรับเมนบอร์ดอ้างอิง Panther Lake RVP T3 แล้ว ซึ่งทำให้ Coreboot ก้าวล้ำหน้าในการนำเทคโนโลยีหน่วยความจำนี้ไปใช้ในแล็ปท็อปรุ่นต่อๆ ไป

ที่ AMD แพลตฟอร์ม Glinda ได้รับการปรับปรุงมากมายและขยายเพิ่มเติมด้วยเวอร์ชัน Faegan SoCการเปลี่ยนแปลงที่สำคัญ ได้แก่ การกำหนดค่า USB4 ผ่านทางโครงสร้างอุปกรณ์ของ FSP การเพิ่มอุปกรณ์เครือข่าย 10GbE และการสื่อสารแรงดันไฟฟ้า DIMM ที่แม่นยำภายในโครงสร้าง FSP ทั้งหมดนี้ส่งผลให้การสนับสนุนแพลตฟอร์ม AMD รุ่นใหม่ๆ มีความละเอียดและแม่นยำยิ่งขึ้น

ตัวเลือกการกำหนดค่าขณะทำงาน (RFC)

การปรับปรุงที่เห็นได้ชัดเจนอย่างหนึ่งสำหรับผู้ผลิตและผู้ใช้ขั้นสูงคือการขยายขอบเขตของ ตัวเลือกการกำหนดค่าเฟิร์มแวร์ขณะทำงาน หรือที่เรียกว่า CFR หรือ Coreboot Forms Representationก่อนหน้านี้ พารามิเตอร์หลายอย่างจำเป็นต้องคอมไพล์อิมเมจใหม่ แต่ด้วยเฟรมเวิร์กนี้ การกำหนดค่าส่วนใหญ่จะกลายเป็นแบบไดนามิก

เมนูตัวเลือกการตั้งค่าได้ปรากฏขึ้นแล้ว เมนบอร์ดและรุ่นย่อยกว่า 40 แบบโดยเฉพาะอย่างยิ่งภายในระบบนิเวศ ChromeOS ของ Google ตัวเลือกเหล่านี้ช่วยให้สามารถทำสิ่งต่างๆ ได้มากมาย เช่น:

  • เปิดหรือปิด จีพียูแบบบูรณาการ (iGPU).
  • เลือกระหว่าง ทัชแพดและหน้าจอสัมผัส บนอุปกรณ์ไฮบริด
  • ปรับพารามิเตอร์ของ การควบคุมพัดลมและคุณสมบัติฮาร์ดแวร์บางอย่าง.

กรอบงาน CFR กำหนดตัวเลือกแต่ละข้อไว้ ชื่อที่แสดง, ข้อความช่วยเหลือ, ค่าเริ่มต้น และแฟล็กขณะรันไทม์これにより เพย์โหลด (เช่น SeaBIOS, LinuxBoot หรืออื่นๆ) สามารถแสดงเมนูได้อย่างสม่ำเสมอ นอกจากนี้ ยังคงรักษาความเข้ากันได้กับเวอร์ชันก่อนหน้า และมีแผนที่จะบูรณาการกับที่เก็บข้อมูลตัวแปร UEFI และแบ็กเอนด์แบบถาวรอื่นๆ ในอนาคต

ความจุของ SMMSTORE ที่เพิ่มขึ้นและการปรับปรุงที่เกี่ยวข้องจะมาพร้อมกับ coreboot เวอร์ชัน 25.12

อีกหนึ่งองค์ประกอบสำคัญของการอัปเดตครั้งนี้คือการเปลี่ยนแปลงระบบจัดเก็บข้อมูลที่ได้รับการป้องกันด้วย SMMSTORE ใน coreboot เวอร์ชัน 25.12 เพิ่มขนาดไฟล์ SMMSTORE จากค่าเริ่มต้น 256 KB เป็น 512 KBสิ่งนี้มีความสำคัญในระบบที่อาศัยตัวแปร UEFI และข้อมูลถาวรสำหรับการกำหนดค่าขั้นสูง

แพลตฟอร์มเช่น Sarien, Reef, Octopus, Drallion, Skyrim, Zork หรือ Guybrushหนึ่งในนั้นคือการปรับปรุงเพื่อให้สามารถใช้ประโยชน์จากการเพิ่มขึ้นนี้ โดยจัดสรรพื้นที่ที่เหมาะสมสำหรับความต้องการตัวแปรของเฟิร์มแวร์ในปัจจุบัน

นอกเหนือจากการเพิ่มขีดความสามารถอย่างก้าวกระโดดนี้แล้ว ยังมีการนำสิ่งต่อไปนี้มาใช้ด้วย การแก้ไขการจัดเรียงโครงสร้างของ SMMSTORE v2วิธีนี้ช่วยให้มั่นใจได้ว่าพฤติกรรมจะสม่ำเสมอในสถาปัตยกรรมและขนาดข้อมูลที่แตกต่างกัน ลดความประหลาดใจจากความไม่เข้ากันเล็กน้อยให้น้อยที่สุด

การปรับปรุงกล้อง MIPI สำหรับแพลตฟอร์ม Intel

การจัดการกล้อง MIPI บนแพลตฟอร์ม Intel โดยเฉพาะอย่างยิ่งสำหรับระบบปฏิบัติการเช่น Windows ได้รับการอัปเดตครั้งใหญ่ ไดรเวอร์กล้อง MIPI ในปัจจุบันได้นำเอาคุณสมบัติใหม่มาใช้แล้ว รองรับ SSDB (Sensor Static Data Block) ที่ครอบคลุมมากขึ้นโดยมี enum และ bitfield ที่กำหนดไว้อย่างชัดเจนสำหรับฟิลด์ที่เกี่ยวข้องทั้งหมด

การปรับปรุงที่สำคัญที่สุด บริเวณนี้มีการเปลี่ยนแปลงหลายประการโดยมีเป้าหมายเพื่อให้สามารถระบุและกำหนดค่าเซ็นเซอร์ได้อย่างถูกต้อง:

  • การสร้างอย่างเป็นระบบของ ข้อมูล PLD (Physical Location Descriptor) สำหรับเซ็นเซอร์แต่ละตัว ระบบจำเป็นต้องทราบตำแหน่งที่ตั้งจริงของกล้องแต่ละตัว
  • การจัดสรรอัตโนมัติของ ค่าเริ่มต้นที่สมเหตุสมผลบน SSDBลดโอกาสที่การกำหนดค่าจะไม่สมบูรณ์
  • ปรับปรุงการสนับสนุนสำหรับ ประเภท VCM (Voice Coil Motor) และแอดเดรส I2Cซึ่งเป็นสิ่งสำคัญพื้นฐานสำหรับระบบโฟกัสอัตโนมัติและฟังก์ชันขั้นสูงอื่นๆ
  • การปรับโครงสร้างวิธีการเฉพาะอุปกรณ์ (DSM) ใหม่ให้เป็นฟังก์ชันแบบ UUID รวมถึง DSM ใหม่สำหรับ กรอบงานคอมพิวเตอร์วิชั่น (CVF) และ I2C V2.
  • เลือกประเภทอุปกรณ์ ACPI และการกำหนดค่า ROM สำหรับเซ็นเซอร์กล้อง พร้อมที่อยู่เหมาะสม

การเปลี่ยนแปลงทั้งหมดนี้ ปรับปรุงการระบุและการกำหนดค่ากล้องในระบบปฏิบัติการสมัยใหม่หลีกเลี่ยงปัญหาทั่วไปเกี่ยวกับการจดจำ การวางแนว และฟังก์ชันการทำงานที่จำกัดในแล็ปท็อปและอุปกรณ์แปลงร่างได้

แพลตฟอร์ม Qualcomm X1P42100: การดีบักและหน่วยความจำเชิงลึก

รองรับชิปเซ็ต Qualcomm X1P42100 ชิป Snapdragon X1 Plus ได้รับการพัฒนาด้วยคุณสมบัติมากมายที่มุ่งเน้นการพัฒนาและการแก้ปัญหา คุณสมบัติใหม่ที่สำคัญ ได้แก่:

  • การตรวจจับโหมดดาวน์โหลดและการจัดแพ็กเกจแรมดัมพ์ซึ่งจะช่วยอำนวยความสะดวกในการดึงข้อมูลจากหน่วยความจำในกรณีที่เกิดความล้มเหลว
  • การสนับสนุนสำหรับ อัปโหลดภาพแรมดัมพ์ และบรรจุอิมเมจ APDP (Application Processor Debug Policy) ไว้ภายใน CBFS โดยรวมศูนย์ข้อมูลการดีบักไว้ในเฟิร์มแวร์เอง
  • การปรับปรุงระบบย่อยการแสดงผล: การกำหนดรีจิสเตอร์ MDSS สำหรับการควบคุมสัญญาณนาฬิกา, API PLL ของ Lucidole และการจัดสรร DRAM ที่เหมาะสมสำหรับความต้องการด้านวิดีโอ
  • การตั้งค่าใน การออกแบบหน่วยความจำ ด้วยการย้ายตำแหน่งของภูมิภาค BL31 และการจัดเรียงหน่วยความจำแอปพลิเคชันในสภาพแวดล้อมที่ปลอดภัย (TZ) ซึ่งช่วยปรับปรุงทั้งความปลอดภัยและการใช้ RAM ให้มีประสิทธิภาพยิ่งขึ้น
  • การสนับสนุนผู้ขับขี่ CMD-DB (ฐานข้อมูลคำสั่ง)ซึ่งอนุญาตให้สอบถามที่อยู่และการกำหนดค่าของตัวเร่งฮาร์ดแวร์ โดยที่บริเวณนั้นถูกแมปเป็นแบบไม่สามารถแคชได้ใน MMU เพื่อหลีกเลี่ยงผลข้างเคียงที่ไม่พึงประสงค์
  • ARM64 มีการแยกส่วน PRERAM และ POSTRAM อย่างชัดเจน โดยย้ายส่วน pre-main RAM ไปไว้ใน BSRAM ซึ่งจะช่วยเพิ่มประสิทธิภาพการทำงาน การใช้งานหน่วยความจำและความเสถียรในช่วงเริ่มต้นการสตาร์ทระบบ.

ด้วยการปรับแต่งทั้งหมดนี้ แพลตฟอร์ม X1P42100 จึงใช้งานง่ายขึ้นมากสำหรับผู้ที่ต้องการใช้งาน วินิจฉัยข้อผิดพลาด วิเคราะห์ข้อมูลหน่วยความจำ และปรับพฤติกรรมของ SoC ในสถานการณ์การผลิตที่แตกต่างกัน

coreboot 25.12 นำเสนอการปรับปรุงในส่วนของ AMD ได้แก่ Glinda, Faegan และ ACPI ขั้นสูง

ในส่วนของ AMD นอกเหนือจากการขยายแพลตฟอร์ม Glinda ด้วยชิป Faegan SoC ที่กล่าวถึงไปแล้ว ยังมีการเปลี่ยนแปลงที่สำคัญอีกหลายประการที่มุ่งเน้นไปที่... คุณภาพการบูรณาการ ACPI และการจัดการข้อผิดพลาดในจำนวนนั้น เราสามารถยกตัวอย่างได้ดังนี้:

  • รายงานที่อยู่ฐานคงที่สำหรับบัส LPC ซึ่งสอดคล้องกับข้อกำหนดและส่วนอื่นๆ ของแพลตฟอร์ม
  • การสนับสนุนของ ตัวควบคุม I3C ที่ระดับ ACPIขยายขีดความสามารถในการสื่อสารด้วยอุปกรณ์สมัยใหม่
  • การรวม HEST (Hardware Error Source Table) ซึ่งเป็นกุญแจสำคัญสำหรับระบบปฏิบัติการในการรับข้อมูลโดยละเอียดเกี่ยวกับข้อผิดพลาดของฮาร์ดแวร์
  • ส่วนขยาย ECAM MMCONF สำหรับที่อยู่ 64 บิต ช่วยให้สามารถทำงานร่วมกับ พื้นที่การกำหนดค่า PCIe ที่ใหญ่ขึ้นและซับซ้อนมากขึ้น.
  • การเริ่มต้นใช้งาน CRTM (Core Root of Trust for Measurement) ในบูตบล็อก เพื่อเสริมสร้างห่วงโซ่ความเชื่อมั่นตั้งแต่ช่วงเริ่มต้นของการเริ่มต้นระบบ

นอกจากนี้ ยังมีการแนะนำสิ่งต่อไปนี้ การปรับปรุงประสิทธิภาพในการคำนวณ MTRR สำหรับแพลตฟอร์ม AMD การเปลี่ยนแปลงนี้จะช่วยลดเวลาในการบูตเครื่องโดยการลดความซับซ้อนของการกำหนดค่าแคช และ FSP ของ Glinda จะได้รับการอัปเดตด้วยเวอร์ชันใหม่ที่ช่วยเพิ่มเสถียรภาพโดยรวม

โครงสร้างพื้นฐานของ ACPI และ APEI สำหรับการจัดการข้อผิดพลาด

อีกหนึ่งคุณสมบัติที่สำคัญมาก แม้ว่าจะดูไม่สวยงามนัก ก็คือ การเพิ่ม... โครงสร้างพื้นฐาน APEI (Advanced Platform Error Interface) ที่ครอบคลุมในส่วนหัว ACPIได้มีการเพิ่มโครงสร้างที่สมบูรณ์เพื่อรองรับ:

  • แหล่งที่มาของข้อผิดพลาด ข้อผิดพลาดในการตรวจสอบเครื่อง (MCE).
  • ข้อผิดพลาดของ อินเตอร์รัปต์ที่ไม่สามารถปิดกั้นได้ (NMI).
  • รายงานของ PCIe AER (การรายงานข้อผิดพลาดขั้นสูง).

โครงสร้างเหล่านี้เป็นพื้นฐานสำหรับตารางต่างๆ เช่น BERT (Boot Error Record Table), HEST และ EINJ (Error Injection Table)เพื่อให้แพลตฟอร์มสามารถรายงานภาพที่ถูกต้องของข้อผิดพลาดของฮาร์ดแวร์ไปยังระบบปฏิบัติการ และสนับสนุนโมเดลการจัดการข้อผิดพลาดแบบ "เน้นเฟิร์มแวร์เป็นหลัก"

รูปแบบและโครงสร้างใหม่ ๆ ยังคงดำเนินต่อไป ข้อกำหนดอย่างเป็นทางการของ ACPI และมีการตรวจสอบความถูกต้องภายในควบคู่ไปด้วย เพื่อให้มั่นใจว่าข้อมูลที่รายงานมีความสอดคล้องกันและสามารถใช้งานได้โดยระบบปฏิบัติการและเครื่องมือวินิจฉัย

การรวม commonlib, endianness และโครงสร้างหน่วยความจำใน coreboot เวอร์ชัน 25.12

ในส่วนของไลบรารีทั่วไป coreboot 25.12 ได้รวมการใช้งานของ ไฟล์เฮดเดอร์ endian.h ของ coreboot และ libpayload ใน commonlibกำจัดความซ้ำซ้อนและตรวจสอบให้แน่ใจว่าระบบนิเวศทั้งหมดใช้ฟังก์ชันการแปลงลำดับไบต์เดียวกัน

ในส่วนหนึ่งของการปรับปรุงนี้ ฟังก์ชัน header และ swabXX() เก่าได้ถูกลบออกไปแล้ว ทำให้การเปลี่ยนไปใช้เวอร์ชันใหม่เสร็จสมบูรณ์ API มาตรฐานสำหรับการแปลงลำดับไบต์นอกจากนี้ โครงสร้างข้อมูลหน่วยความจำยังได้รับการปรับปรุงด้วยฟิลด์ใหม่ๆ เพื่อเพิ่มความเข้ากันได้กับ SMBIOS ประเภท 17 และเพื่อรายงานข้อมูลต่างๆ เช่น แรงดันไฟฟ้าของโมดูล DDR3

รายละเอียดเกี่ยวกับการจัดการ devicetree (เช่น การเรียงลำดับโทเค็น NOP อย่างถูกต้อง) ได้รับการแก้ไขแล้ว และได้ถูกบันทึกไว้เรียบร้อยแล้ว ข้อมูลโหมดบูตใน CBMEMเพื่อให้ข้อมูลที่ส่งไปยังอุปกรณ์ต่างๆ สามารถประสานงานกับเฟิร์มแวร์ได้ดียิ่งขึ้นในด้านต่างๆ เช่น การบูตเครื่องตามปกติ สถานการณ์แบตเตอรี่เหลือน้อย หรือสถานะการชาร์จ

การปรับปรุงที่สำคัญอื่นๆ ในส่วนของไดรเวอร์และระบบย่อยต่างๆ ที่มาพร้อมกับ coreboot เวอร์ชัน 25.12

การเปลี่ยนแปลงเล็กน้อยแต่สำคัญ รายการนี้ประกอบด้วยการแก้ไขและปรับปรุงมากมายที่มีผลกระทบในทางปฏิบัติต่อระบบจริง:

  • การปรับปรุงโครงสร้างระบบย่อยแสดงผลของ MediaTekโดยรองรับ Dual DSI และ Display Stream Compression (DSC) บนแผง MIPI รวมถึง API DSI ที่ได้รับการปรับปรุงซึ่งส่งผ่านโครงสร้างรีจิสเตอร์ได้อย่างสม่ำเสมอ
  • การใช้สถานะรีเซ็ต Intel Skylake CSE เพื่อ ปรับปรุงความน่าเชื่อถือของการรีสตาร์ท.
  • ปรับปรุงตัวควบคุมการแสดงผล Intel GMA โดยเพิ่มแคชและตรรกะแคชที่ถูกต้องเพื่อจัดการความสว่างได้อย่างมีประสิทธิภาพยิ่งขึ้น
  • การแก้ไขและปรับแต่งไดรเวอร์ TPM เพื่อกำจัดขั้นตอนการทำงานที่ซ้ำซ้อนและสร้างผลลัพธ์ ตาราง ACPI ที่สะอาดและแม่นยำยิ่งขึ้น.
  • ขยายการรองรับ SPD ด้วยชิ้นส่วน DDR4 ใหม่และการแก้ไขสำหรับแพ็คเกจแบบสองชิป รวมถึงประเภทซ็อกเก็ต SMBIOS ใหม่สำหรับแพ็คเกจ BGA1744
  • ตัวเลือกการกำหนดค่าสีแป้นพิมพ์ ไฟ RGB บน EC ระหว่างการเริ่มต้นระบบออกแบบมาสำหรับอุปกรณ์ที่มีระบบไฟส่องสว่างที่ปรับแต่งได้
  • การตรวจสอบเชิงลึกเกี่ยวกับการใช้งานตารางคำสั่ง Azalia เพื่อปรับปรุงความสามารถในการบำรุงรักษาและเพิ่มการแก้ไขด้านเวลา (เช่น ความล่าช้า 521 ไมโครวินาทีหลังจากปิดใช้งาน RESET#)
  • การสนับสนุนไดรเวอร์กราฟิกทั่วไปสำหรับ อุปกรณ์ที่ไม่ใช่ VGA โดยเฉพาะซึ่งเป็นการขยายขอบเขตของฮาร์ดแวร์วิดีโอที่รองรับ
  • การบูรณาการหน่วยความจำกับแท็กสำหรับ ARMv9 MTE (Memory Tagging Extension) บนแพลตฟอร์ม MediaTekเพิ่มความปลอดภัยในการจัดการหน่วยความจำ
  • โครงสร้างพื้นฐานการชาร์จแบบขนานสำหรับแพลตฟอร์ม Google Bluey ช่วยให้สามารถ การชาร์จแบตเตอรี่เร็วขึ้น.
  • Qualcomm รองรับ USB Type-C พร้อมการกำหนดค่า PHY และตัวขยายสัญญาณ รวมถึงไดรเวอร์ SoundWire สำหรับตัวแปลงสัญญาณ Cirrus Logic CS35L56 และ CS42L43
  • ส่วนขยาย ACPI สำหรับ RISC-V ซึ่งค่อยๆ ขยายการสนับสนุนสำหรับสถาปัตยกรรมใหม่นี้

ในระบบนิเวศของเพย์โหลด libpayload ได้รับคุณสมบัติเพิ่มเติม เช่น ตรวจสอบขนาดหน่วยความจำจริงและความเข้ากันได้กับรูปแบบ LZ4 รุ่นเก่า และแก้ไขการกำหนดเส้นทางข้อยกเว้น ARM64 โดยรักษาความสอดคล้องกับ commonlib และการเปลี่ยนแปลง endian

การอัปเดตชุดเครื่องมือ บล็อก และโค้ดของผู้จำหน่าย

เพื่อให้ทันกับระบบนิเวศโดยรวม coreboot 25.12 จึงอัปเดตเครื่องมือของบุคคลที่สามและส่วนประกอบของผู้จำหน่ายหลายรายการ การเปลี่ยนแปลงที่สำคัญในชุดเครื่องมือ ได้แก่:

  • อัปเดต Binutils จากเวอร์ชัน 2.44 เป็น 2.45.
  • การอัปเดต ACPICA จากเวอร์ชัน 20250404 เป็น 20250807 ซึ่งรวมถึงการปรับปรุงและแก้ไขข้อผิดพลาดในระบบนิเวศของ ACPI
  • ลบชุดเครื่องมือ nds32le-elf ออกจากการสร้างแบบเริ่มต้น เนื่องจากมีความเกี่ยวข้องกับการสนับสนุนในปัจจุบันน้อยลง

ใน vendorcode ส่วนหัวของ FSP จะได้รับการอัปเดต ทะเลสาบแพนเทอร์ (PTL) ไปยัง FSP 3373_03 และทะเลสาบไวลด์แคท (WCL) ไปยัง 3344_03นอกเหนือจากการอัปเดต FSP สำหรับแพลตฟอร์ม AMD Glinda แล้ว ยังมีการพัฒนาโมดูลย่อยต่อไปนี้ด้วย:

  • บุคคลที่สาม/บล็อก เป็นการเปลี่ยนแปลงจากเวอร์ชัน a0726508b8 ไปเป็น 4a8de0324 โดยมีการรวมการเปลี่ยนแปลง 39 รายการ
  • ไมโครโค้ดของบุคคลที่สาม/อินเทล มีการอัปเดตจากเวอร์ชัน 4ded52b4b0 เป็น f9100a225 ซึ่งรวมการแก้ไขไมโครโค้ดล่าสุดที่มีอยู่แล้ว

การอัปเดตเหล่านี้ทำให้มั่นใจได้ว่าเฟิร์มแวร์ที่สร้างขึ้นบน coreboot 25.12 นั้นถูกต้อง ใช้ประโยชน์จากแพทช์แก้ไขด้านความปลอดภัย ความเสถียร และความเข้ากันได้ล่าสุด นำเสนอโดยผู้จำหน่ายซิลิคอน

การดาวน์โหลด การตรวจสอบ และรอบการเผยแพร่ Coreboot 25.12

สามารถดาวน์โหลดซอร์สโค้ดของ coreboot เวอร์ชัน 25.12 ได้โดยตรงจาก ไฟล์ coreboot.org ในรูปแบบ tar.xz (และรูปแบบอื่นๆ เช่น tar.gz, tar.bz2 หรือ zip)รวมถึงจากเซิร์ฟเวอร์สำรองและแหล่งเก็บซอฟต์แวร์ เช่น Fossies ด้วย เวอร์ชันที่แจกจ่ายในรูปแบบไฟล์บีบอัดจะมีค่าแฮช MD5, SHA1 และ SHA256 เพื่อตรวจสอบความถูกต้องของไฟล์ดาวน์โหลด

นอกจากนี้ การเปิดตัวยัง... พวกเขาลงนามด้วยรหัส PGP/GPGในการตรวจสอบไฟล์ คุณสามารถใช้คำสั่งเช่นนี้ได้:

$ gpg –ตรวจสอบ coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz

หาก GPG แสดงข้อความเช่น “ไม่สามารถตรวจสอบลายเซ็นได้: ไม่มีคีย์สาธารณะ” ก็เพียงพอแล้วที่จะ... ดึงรหัสที่ถูกต้องจากลายนิ้วมือ ตามที่ระบุในเอกสารประกอบของ coreboot โปรดทำการตรวจสอบอีกครั้ง การเห็นคำเตือนเกี่ยวกับลายเซ็นที่ไม่ได้รับการรับรองว่าเชื่อถือได้นั้นเป็นเรื่องปกติ เพราะนั่นหมายความว่าผู้ใช้ยังไม่ได้สร้างห่วงโซ่ความเชื่อถือสำหรับคีย์เหล่านั้น

รายการลายนิ้วมือประกอบด้วยกุญแจสำคัญต่างๆ นักพัฒนาซอฟต์แวร์ เช่น Matt DeVillier, Jason Glenesk, Patrick Georgi, Angel Pons, Alexander Couzens หรือ Martin Rothรวมถึงเอกสารอื่นๆ บางส่วนที่หมดอายุไปแล้ว แต่ยังคงเก็บรักษาไว้เพื่อวัตถุประสงค์ทางประวัติศาสตร์

สำหรับผู้ที่ต้องการทำงานให้ทันกระแสอยู่เสมอ โครงการนี้ช่วยย้ำเตือนเราว่าอุดมคติคือ... โคลน repository Git อย่างเป็นทางการโดยตรง ด้วย:

$ git clone https://review.coreboot.org/coreboot.git

เวอร์ชันเสถียร เช่น 25.12 จะเป็นไปตามรูปแบบดังต่อไปนี้ รอบการตีพิมพ์รายไตรมาสเวอร์ชันถัดไปที่ประกาศไว้คือ 26.03 ซึ่งมีกำหนดวางจำหน่ายปลายเดือนมีนาคม 2026 ในขณะเดียวกัน สาขาหลักก็ยังคงได้รับการเปลี่ยนแปลงและแก้ไขอย่างต่อเนื่อง

ด้วยคุณสมบัติใหม่ทั้งหมดนี้ coreboot 25.12 จึงตอกย้ำตำแหน่งของตนเองในฐานะซอฟต์แวร์ที่มีประสิทธิภาพสูง ทางเลือกที่สมบูรณ์แบบแทน BIOS เฉพาะของแต่ละผู้ผลิต โดยผสานรวมการรองรับทั้งฮาร์ดแวร์รุ่นใหม่และรุ่นเก่ารวมถึงความสามารถในการดีบักและการรายงานข้อผิดพลาดที่ดีขึ้น ตัวเลือกการกำหนดค่ารันไทม์ขั้นสูง และรากฐานทางเทคนิคที่สะอาดและสม่ำเสมอยิ่งขึ้น การอัปเดตนี้แม้จะไม่ใช่การเปลี่ยนแปลงครั้งใหญ่ที่เห็นได้ชัดสำหรับทุกคน แต่ก็ถือเป็นก้าวสำคัญสำหรับผู้รวมระบบ ผู้ผลิตอุปกรณ์ และผู้ใช้ที่ต้องการควบคุมสิ่งที่เกิดขึ้นก่อนที่ระบบปฏิบัติการจะเริ่มบูต